nufuvcgx

  • 11 主题
  • 35 帖子
  • 301 积分
  • 身份:LV1 技术小白
  • E币:193

PCB中的平面跨分割

2019-9-9 11:47:33 显示全部楼层
在 PCB 设计过程中,由于平面的分割,可能会导致信号参考平面不连续,对于低低频信号,可能没什么关系,而在高频数字系统中,高频信号以参考平面作返回路径,即回流路径,如果参考ᒣ面不连续,信号跨分割,这就会带来诸多的问题,如 EMI、串扰等问题。这种情况下,需要对分割进行缝补,为信号提供较短的回流通路,常见的处理方式有添加缝补电容和跨线桥接:

A. 缝补电容Stiching Capacitor˖通常在信号跨分割处摆放一个 0402 或者 0603封装的瓷片电容,电容的容值在 0.01uF 或者是 0.1 uF,如果空间允许,可以多添加几个䘉样的电容˗同时尽量保证信号线在缝补电容 200mil 范围内,距离越小越好˗而电容两端的网络分别对应信号穿过的参考平面的网络,见图一中电容两端连接的网络,两种颜色高亮的两种不同网络:
2.jpg
B. 跨线桥接˖常见的就是在信号层对跨分割的‘信号包地处理’,也可能包的是其他网络的信号线,这个个‘包地线’尽量粗,这种处理方式,参考上图

在此补充说明一下跨分割常见的产生方式˖


1. 下面的分割˖在一块单板上,可能有很多的电源要处理,而电源下面的数量有限;综合考量后,只好在电源平面上动刀了。有时可能干净利索,一刀两断˗而有时避免不了藕断丝连,可能牺牲的只是不怎么关键的信号,但是还是要补救一的。这个感觉就像走回家的路,突然挖了条沟,这就有问题了,绕吧,有点远,还可能被人家的狗追;好吧,简单架座桥,也可以回家。

撇开这个不着边际的比喻,如果在 PCB 中,你做了分割处理,就查一下信号线的,不然会有问题发生。

2. 上面的状况不易被忽视,还有种情况,可能会被忽视。如 via 过于密集,导致平面的割断,毕竟人家 via 也是占空间的,多了就会把下面给占了,造成‘割断量,这种情况不在赘述,相关介绍比较多。这种情况,就需要自己前期设置好规则,后期细心检查。

时钟、复位、100M以上信号以及一些关键的总线信号不能跨分割,至少有一个完整平面,优选GND平面。

时钟信号、高速信号和敏感信号禁止跨分割;

差分信号必须对地平衡,避免单线跨分割。(尽量垂直跨分割)
3.jpg
所有信号的高频返回途径都直接位于相邻层信号线的正下方。 在信号下面设置一个实体层可以显著减少信号完整性和时序问题,这个实体层可以为该信号提供直接回路。当走线与层分割交叉不可避免时,应使用一个 0.01 uF 回路电容。当使用回路电容时,应尽可能靠近信号线与层分割的交叉点布置回路电容。

来源:网络

最新评论

楼层直达:

我是歪星人

  • 3 主题
  • 16 帖子
  • 462 积分
  • 身份:版主
  • E币:408
谢谢分享!

测量无处不在

  • 35 主题
  • 200 帖子
  • 1059 积分
  • 身份:版主
  • E币:4092
我要评论
2
3
广告
关闭 热点推荐上一条 /3 下一条
快速回复 返回列表